

GN-1303-1 SEABAS MAIN BOARD V1.2 EX

シーバス メイン プリント基板 V1.2 EX

概説

この シーバス テスト システムは オリジナル集積回路テスト用に 高エネルギー加速器研究機構にて 考案、開発されたものです。FPGA2個を搭載したメインボード、検査各種 IC 毎に用意された サブボードより構成されております。詳細は<http://rd.kek.jp/project/soi/SEABAS/>に記載されています。


GN-11108-1 SEABAS1.2 MAIN BOARD (SOIPIX-SiTCP)

GN-11108-1(K) SEABAS1.2 MAIN BOARD (OPTION設定基板)

SEABAS (Soi EvAluation BoArd with Sitcp)は SOI Pixel チップの試験及び高速読み出しの為汎用ボードで、各 SOI チップに合わせたサブ・ボードと一緒に用います。サブボードとの間は、IEEE P - 1386 Common Mezzanine Card Standard 64 ピンコネクター4個で接続されます。

SiTCP はハードベースの TCP プロセッサです。全てのプロトコル処理をハードウェアで行います。

ハード上で処理するので高速転送する事が可能でイーサネット回線の帯域上限で安定して TCP データ転送することが出来ます。このモデルは SEABAS(GN-0836-1) の機能拡張版になります。



写真は姉妹基板
GN-11108-1 基板です

- 100MHz イーサネット 1ポート
- NIM 規格信号入出力 6 系統
- 65MHz FADC16ch ,DAC 集積回路標準設置 各 1 CH
- EXT LVDS PORT 4CH (HIF-3FC-2.54DS)
- USER_FPGA XC4VLX25-10FF668C 設置
- デップスイッチ 表示 LED 付き

基板素材：FR4 8層基板

サイズ：140X195 MM

使用電源：+ 3 . 3V、単一電源供給

このモデルの最大の特徴は フェライトを多用しない設計で 製作されております