


概説

高エネルギー物理学実験に用いられている多線式ワイヤーチェンバーのフロントエンド基板です。LHC-ATLAS 実験の第 2 世代 TGC 検出器用に開発された信号読み出し回路用基板です。



写真は V.0 基板です

特徴 仕様

基板サイズ: 365 mm x 250 mm

基板層数: 8 層 材料 FR-4

搭載可能素子

Xilinx 社 XC7K325T-2FFG900C FPGA 1 個

Patch-panelASIC チップ 4 個(ドータボード上に 4 個)

DAC (DAC7578SPW) 2 個

ADC (ADS7953SDBDTR) 2 個

搭載可能 I/O 部素子

Xilinx 社 Kintex-7 FPGA 回路実装用コネクタ 87833-1420 1 個 (表面)

LEMO debug 用コネクタ EPK,00,250,NTN1 個 (表面)

クロック入力用コネクタ 6116522-3 2 個 (表面)

イーサネット用コネクタ Ethernet (SiTCP)1 個 (表面)

SFP+規格入出力コネクタ UE76-A20-3000T 2 個 (表面)

PPASIC 信号入力用コネクタ 8831E-080-170L4 個 (表面) (ドータボード上に 4 個)

使用電源: 3.3DV, 3.3AV, -3AV